為搶攻復(fù)雜晶片設(shè)計(jì)商機(jī)，明導(dǎo)際(Mentor Graphics)宣布為Veloce硬體模擬平臺(tái)推出新型應(yīng)用程式(Apps)，可快速擴(kuò)展用于SoC和系統(tǒng)設(shè)計(jì)驗(yàn)證的硬體模擬使用模型，同時(shí)，新型Veloce Apps還可因應(yīng)內(nèi)電路硬體模擬(ICE)除錯(cuò)、良率提升，以及晶片量產(chǎn)與閘級(jí)驗(yàn)證等領(lǐng)域的挑戰(zhàn)。 

    明導(dǎo)際硬體模擬部門產(chǎn)品市場經(jīng)理Gabriele Pulini認(rèn)為，隨著物聯(lián)網(wǎng)發(fā)展持續(xù)增溫，復(fù)雜化IC設(shè)計(jì)需求將逐漸成長。 

    明導(dǎo)際硬體模擬部門產(chǎn)品市場經(jīng)理Gabriele Pulini表示，盡管2016年半導(dǎo)體市場景氣看淡，智慧手機(jī)發(fā)展也趨于飽和，但隨著物聯(lián)網(wǎng)(IoT)發(fā)展持續(xù)增溫，如自動(dòng)駕駛系統(tǒng)(ADAS)等應(yīng)用興起，復(fù)雜化的晶片設(shè)計(jì)將逐漸成長。為此，明導(dǎo)推出此一解決方案，以加速驗(yàn)證與設(shè)計(jì)時(shí)間，未來該公司也將持續(xù)發(fā)展這塊市場，此一市場將會(huì)是明導(dǎo)重要的營收來源。 

    Veloce硬體加速模擬平臺(tái)為明導(dǎo)Enterprise Verification Platform(EVP)核心技術(shù)，EVP通過將高級(jí)驗(yàn)證技術(shù)融合在一個(gè)綜合性平臺(tái)中，提高了ASIC和SoC功能驗(yàn)證的生產(chǎn)率。新型Veloce Apps包括Veloce Deterministic ICE、Veloce DFT和Veloce FastPath，可解決復(fù)雜SoC和系統(tǒng)設(shè)計(jì)中的關(guān)鍵系統(tǒng)級(jí)驗(yàn)證難題。這些應(yīng)用程式在升級(jí)的Veloce OS3作業(yè)系統(tǒng)上運(yùn)行，而新的作業(yè)系統(tǒng)加快了設(shè)計(jì)編譯周期、閘級(jí)網(wǎng)表流程和波形產(chǎn)生時(shí)間(Time to Visibility)。相較于以硬體為中心的策略，Veloce OS3上的Veloce Apps可以更快速地向更多工程師提供更豐富的功能。 

    據(jù)了解，每種新型Veloce Apps均可解決一項(xiàng)特定驗(yàn)證問題：Veloce Deterministic ICE加入了100%電路偵錯(cuò)可見性和錯(cuò)誤可重復(fù)性，從而克服了內(nèi)電路硬體模擬環(huán)境的不可預(yù)知性，并可使用其他“基于模擬的”使用模型。 

    Veloce DFT可提升下線之前的可測試性設(shè)計(jì)(DFT)驗(yàn)證速度，從而大程度地降低災(zāi)難性故障的風(fēng)險(xiǎn)，并極大減少了DFT電路插入后驗(yàn)證設(shè)計(jì)的執(zhí)行時(shí)間；至于Veloce FastPath則可以在更快速的模型執(zhí)行速度驗(yàn)證大型多時(shí)脈SoC設(shè)計(jì)時(shí)，優(yōu)化硬體加速模擬性能。 

    此外，Veloce OS作業(yè)系統(tǒng)為Veloce平臺(tái)增加了軟體可程式設(shè)計(jì)性和資源管理，使其更容易添加可提高硬體模擬加速器投資回報(bào)(ROI)的全新使用模型。新升級(jí)的Veloce OS3涵蓋多種創(chuàng)新，包括：整合全新的高性能平臺(tái)，減少50%的編譯時(shí)間；更快速的閘級(jí)流程“隨插隨用”，能接受平面或階層化的網(wǎng)表設(shè)計(jì)。