目前半導(dǎo)體市場上出現(xiàn)FET與3D-IC等技術(shù)不勝枚舉，加上業(yè)界不斷研究取得成果，包括晶圓廠與封測廠等都開始積極鎖定可能的主流技術(shù)，以便提高市場競爭優(yōu)勢。業(yè)界也認(rèn)為終主流技術(shù)為何，其能否降低成本依舊是決定性關(guān)鍵。 

    據(jù)報(bào)導(dǎo)，微縮成本不斷增加為全球供應(yīng)鏈注入一股不確定性。資源不虞匱乏的大廠，預(yù)期會持續(xù)進(jìn)展至少到7納米。 

    之后是否往以更細(xì)微制程邁進(jìn)，則須視EUV、多重電子束(Multi-e-beam)等微影技術(shù)與定向自組裝技術(shù)(Directed self-assembly)、量子效應(yīng)、新材料與新電晶體架構(gòu)發(fā)展而定。 

    目前傾向持續(xù)推進(jìn)微縮市場的廠商認(rèn)為，應(yīng)不會有10納米出現(xiàn)，而且由于市場大多擔(dān)心芯片廠預(yù)備新節(jié)點(diǎn)耗時過久，因此略過例如20納米等半節(jié)點(diǎn)，該情形甚至也會出現(xiàn)在10納米。 

    Arteris執(zhí)行長Charlie Janac表示，10納米進(jìn)展過快，導(dǎo)致廠商擔(dān)心無法回收成本，而且市場對5納米也持觀望態(tài)度，因?yàn)槠渫顿Y成本將相當(dāng)可觀。因此，7納米會維持一段時間，包括GlobalFoundries副總Subramani Kengeri也認(rèn)為，下一世代為7納米并會持續(xù)一段時間。 

    為服務(wù)器、GPU、手機(jī)與現(xiàn)場可程式化閘陣列(FPGA)設(shè)計(jì)芯片的廠商，過往都會積極推廣先進(jìn)制程，但其余芯片廠則不再跟隨，反而偏好采用包括平面式完全空乏型絕緣層覆矽(Planar FD-SOI)、2.5D與扇出型(fan-out)及3D整合等技術(shù)。 

    eSilicon副總Mike Gianfagna指出，屆時技術(shù)將出現(xiàn)重疊，雖然2.5D出現(xiàn)讓技術(shù)選項(xiàng)增多，但其良率仍是不確定性因素。 

    目前讓業(yè)者愿意投入研發(fā)的新動機(jī)也未成形，手機(jī)雖會繼續(xù)帶動系統(tǒng)單芯片(SoC)市場成長，但其成長率已放緩，一旦市場成熟，將讓產(chǎn)品出現(xiàn)定價壓力。益華電腦(Cadence)行銷主管指出，成本還是主要考量，而且業(yè)界已開始思考從降低電子產(chǎn)品成本著手，特別是降低芯片成本。 

    傳統(tǒng)上，每一代新制程問世后，市場都必須能出現(xiàn)大量采用才能讓晶圓廠繼續(xù)投資新制程，但28納米后，由于各家制程皆不同，代表工具、IP與設(shè)備都需客制化。一旦進(jìn)入16/14納米后，不確定性因素還包括EUV與電子束微影是否問世等，因此更讓廠商不愿投資在半制程上。 

    另一方面，隨著技術(shù)選項(xiàng)增多，廠商也不再一味朝新制程邁進(jìn)。例如三星電子(Samsung Electronics)、意法半導(dǎo)體(STMicroelectronics)、法電子資訊技術(shù)實(shí)驗(yàn)室CEA-Leti與GlobalFoundries都支持FD-SOI技術(shù)。 

    評論認(rèn)為，F(xiàn)D-SOI在16/14納米以后是否仍具競爭力仍有疑問，因?yàn)閷脮r微影技術(shù)為何是關(guān)鍵，至于GlobalFoundries則傾向10納米平面FD-SOI，希望省略雙重曝光及FinFET需要。 

    但eSilicon則持保守態(tài)度，指出FD-SOI出貨量多寡與藍(lán)圖FD-SOI尚未明朗，即使市場有許多選項(xiàng)是好事，但目前FD-SOI并未取代FinFET。不過，市場也有其他避險(xiǎn)策略，例如采用2.5D與扇出型(fan-out)，其中臺積電推出InFo已穩(wěn)定獲得采用。 

    另外，海思(Hisilicon)、日月光與邁威爾(Marvell)已開發(fā)商用實(shí)作2.5D芯片，華為、IBM與超微(AMD)則負(fù)責(zé)銷售。因此，Arteris認(rèn)為，市場終將走向3D，讓封裝廠地位更為重要。 

    即便如此，業(yè)者認(rèn)為一旦問題獲得解決后，成本會開始下降，GlobalFoundries便認(rèn)為，2.5D可應(yīng)用市場有3種，包括將大晶粒細(xì)分為小部位來提高良率、設(shè)法將封裝內(nèi)芯片或模組功能大化以及將芯片細(xì)分成為獨(dú)立部位并由中介層連接，目前邁威爾、日月光與Tezzaron則采用二種技術(shù)。 

    評論指出，不管是環(huán)繞式閘極FET、納米線場效電晶體、2.5D、full 3D-IC、積層型三維積體電路(Monolithic 3D-IC)或扇出等不同技術(shù)，主要晶圓廠都已預(yù)備好準(zhǔn)備采用，包括三星與GlobalFoundries采用FD-SOI，封測廠則瞄準(zhǔn)先進(jìn)封測技術(shù)。 

    隨著廠商不斷研究精進(jìn)，屆時市場自然會出現(xiàn)新一代技術(shù)，業(yè)者認(rèn)為何者能降低成本，是決定能否勝出的關(guān)鍵因素。